0引言 通信系统中存在着各种时延，当时延达到一定程度会严重影响通信系统的质量。例如，在多天线无线通信系统中，接收到的来自同一信号源不同路径的信号会存在时延，时延差会导致合并之后的信号达不到理想的信噪比或者严重失调。为了保证通信的正确性，需要对这些时延进行一定的补偿。本文主要讨论多天线系统中2路信号的时延补偿及其FPGA实现。 时延补偿就是为了让具有时间差的2路信号在时间上对齐，从而使得合并之后信号的输出信噪比最大。根据时。 常见的小数倍时延补偿方法有2类[23]：频域补偿法，即频域线性相位加权；时域补偿法，主要通过各种最小误差准则逼近理想系统获得的有限冲击响应，主要包括基于最小均方误差（MSE）准则滤波法、拉格朗日（Lagrange）插值法和基于Farrow结构的滤波器组方法等。 频域补偿法是在时域上截断输入信号，并认为截断后信号的频谱相当于整个输入信号的频谱，然后在此基础上线性相位加权，不过实现相对较复杂。 本设计中采用的是sinc函数滤波法，该方法操作简单且易于FPGA实现。采用sinc函数滤波器的方法，相当于先对信号进行插值，再做抽取，从而实现小数倍延时补偿。本文先利用sinc滤波器法对信号进行小数倍时延补偿，由于sinc函数滤波器的非因果性等原因，会使该通道产生多余的时延，把产生的时延补偿之后再进行整数倍时延补偿。 1时延补偿设计原理 在低信噪比环境下，多天线系统中接收端的2路信号要进行合并以恢复出原始信号，而2路信号相对时延差会影响合并信号的正确性，因此，必须估计出2信号间的相对时延差，并进行时延补偿。时延补偿的精度取决于时延估计的精度。本文介绍时延估计的精度为Ts/2的补偿方法，具体方案是对超前的数据进行延迟，即 时延差的分辨率为Ts/2，所以延迟可能是整数倍Ts，也可能是x.5倍Ts。整数倍延迟可以用D触发器来实现，而x.5倍的延迟则采用先对1路信号进行Ts/2的延迟，然后再进行整数倍延迟的方式实现。 采用sinc函数滤波器实现信号的Ts/2延迟。在满足抽样定理的条件下对信号进行抽样，能够获得信号的全部信息，用这些信息就可以对原始信号进行重构。从频域来看，是将采样信号经过一个理想低通滤波器恢复原信号；从时域来看，是通过函数进行内插来恢复原信号。 采样数据对原始信号的重构可以利用sinc函数抽样内插[7]，即通过一理想低通滤波器来实现，其频率响应为H（jΩ）=TsΩ≤Ωs/2 2时延补偿的FPGA实现 假设接收端收到同一信号源发送的具有相对时延差的2路复信号，每个码元采4个样值，2路信号的时延差最大为4个采样周期Ts，时延差估计精度为0.5 Ts。下面介绍通过FPGA实现时延补偿的设计思路及实现过程。 2路信号的时延差有整数倍也有小数倍。当时延差为整数倍N时，则可以利用N个D触发器级联，将超前的1路数据延后N倍Ts。例如，若s2超前s1为2 Ts，如图3所示，则可利用D触发器将s2路延迟2 Ts。 本模型中输入端的2路复信号，每路数据有虚部和实部，一共输入4路数据，每路数据位宽为16位。由于实部和虚部经过的是同样的处理，所以可以先设计出实部处理模块，虚部同样处理，最后例化在一起即可。按照此方法，所有控制部分的模块使用数量将是单路（实部或者虚部）的2倍。由于实部和虚部是经过同样的处理过程，所以可以将实部和虚部数据分别映射到32位信号的高16位和低16位一起处理，此法虽然数据存储和数据处理的资源没有变化，但控制部分可节约近一半的资源。 FPGA设计采用Altera公司的Quartus II 12.1sp1，利用Modelsim工具进行仿真，sinc函数滤波器可以利用Quartus中现有Ip核FIR Compiler来实现。 本设计中，sinc函数滤波器的阶数选择为30阶，先在MATLAB中设计得到各抽头系数，再进行功率归一化处理，使滤波器输入输出信号的功率保持不变。再把滤波器抽头系数导入Quratus II FIR Compiler中生成滤波器IP核。滤波器的输入数据位宽设为16位，抽头系数位宽设为12位，它们相乘之后位宽变为了28位，加上滤波器IP核默认1位的冗余位，故输出位宽变为了29位。由于每路数据位宽为16位，这29位数据需要截短为16位才能进行下一步的处理。由于输入数据是16位有符号数，抽头系数是12位有符号数，相乘后结果变为28位有符号数，因为2个数都是有符号数，所以实际上只需用27位即可表示相乘结果。滤波器IP核中默认了1位的冗余位，因此把输出数据的最高位（符号位）作为16位输出数据的最高位，输出数据的25至11位作为16位数据的低15位。 sinc函数滤波器重复调用了2个，分别处理s2路的实部和虚部。后面的D触发器输入数据位宽为32位，故滤波器输出实部虚部截短为16位之后，还要分别映射到32位信号的高16位和低16位，以作为D触发器输入。 4结语 本文在已知来自同一信号源的2路信号相对时延差的情况下，通过延迟超前数据的方法，利用FPGA设计实现了2路信号的时延补偿。其中时延精度为0.5 Ts，0.5 Ts延迟通过sinc滤波器实现。滤波器处理数据过程要产生额外的2[第一论文网专业提供写作论文和论文写作服务，欢迎您的光临]种时延，即不定的处理时延和固定的时延。利用滤波器输出有效位控制FIFO的读出来消除不定的处理时延，固定时延则可通过移位寄存器来补偿。在消除这些延时之后，再控制数据选择器选择合适的数据输出，实现2路数据的延迟补偿。 参考文献： [1]庄玲燕，张文安，俞立.基于GPC的NCS非整数倍采样周期时延补偿方法[J].控制与决策，2009，24（8）：12731276.
本文选自《数字通信》2014年第2期，版权归原作者和期刊所有。
中国论文网(www.lunwen.net.cn)免费学术期刊论文发表,目录,论文查重入口,本科毕业论文怎么写,职称论文范文,论文摘要,论文文献资料,毕业论文格式,论文检测降重服务。
